1 Allgemeines
- 1.1 Zertifizierungen
- 1.2 Datenumfang/Datenformate
2 Anwendungen & Lösungen
3 Leiterplattentechnologien
- 3.1 HDI-/SBU-Leiterplatte
- 3.2 Multilayer-Leiterplatte
- 3.3 Hochfrequenzleiterplatte
  - 3.3.1 Hochfrequenz | Allgemeines
  - 3.3.2 Hochfrequenz | Design Rules
- 3.4 Dickkupferleiterplatte
- 3.5 Iceberg-Leiterplatte
  - 3.5.1 Iceberg | Allgemeines
  - 3.5.2 Iceberg | Design Rules
- 3.6 HSMtec®-Leiterplatte
- 3.7 Kupfer-IMS-Leiterplatte
- 3.8 Starrflexible Leiterplatte
- 3.9 Semiflexible Leiterplatte
- 3.10 Embedded-Technologie
  - 3.10.1 Embedded | Allgemeines
  - 3.10.2 Embedded | Design Rules
- 3.11 Doppelseitige Leiterplatte
4 Basismaterialien
5 Nutzengestaltung/Panelformate
6 Kennzeichnungen
7 Mechanische- und Laserprozesse
8 Design Rules Löcher/Leiterbild
9 Masken/Zusatzdrucke
10 Löt- und Bondoberflächen
11 Via-Verschlusstechnologien
12 Advanced-Technologien
13 Impedanz
14 Testverfahren/Qualitätskontrolle
- 14.1 Elektrischer Test
- 14.2 Qualitätskontrolle
15 Verpackung/Verarbeitung
- 15.1 Verpackungsvarianten
- 15.2 Verarbeitungsempfehlungen
16 Designlösungen/Designempfehlungen
17 Serviceleistungen/Nützliche Tools

ksg-pcb.com Support kontaktieren

DE | EN

Anmelden

Registrieren Passwort vergessen?

Impressum Datenschutz

Design Compass

8.2 Design Rules | Sackloch/Blind Via

Dieser Artikel ist für registrierte Nutzer

„8.2 Design Rules | Sackloch/Blind Via" gehört zu den detaillierten Design-Rules-Inhalten des Design Compass. Registrieren Sie sich kostenlos – nach der Freischaltung haben Sie Zugriff auf alle Artikel, Merklisten und den Nutzenplaner.

Kostenlos registrieren Bereits registriert? Anmelden

Nächster Eintrag:

8.3 Microvia

Zum nächsten Eintrag

Sie haben Fragen?

+49 3721 266-555
ts@ksg-pcb.com
zum Kontaktformular

Für den PC optimiert

Der Design Compass ist für die Nutzung am PC optimiert. Für die beste Darstellung und alle Funktionen empfehlen wir, ihn dort zu verwenden.